Синтез комбинационных схем

Качество построения комбинационной схемы zj = fj(x1, …, xn), j = 1,…, q, можно характеризовать критерием

, (3.5)

где tЗ – заданное среднее время выполнения микрооперации комбинационной схемой;

tоп – расчетное время выполнения микрооперации;

NЛЭ – количество логических элементов в схеме;

q – число выходов комбинационной схемы.

Величина tоп определяется по формуле:

,

где tpi – средняя задержка i-го логического элемента;

m – порядок (число ступеней) КС – максимальное число последовательно включенных ЛЭ.

Логические элементы, включенные в схему, должны быть согласованы по нагрузочной способности, по числу входов; влияние «состязаний» сигналов в схеме должно быть снижено до минимума.

Следовательно, при проектировании КС приходится решать следующие задачи:

1) совместной минимизации логических (переключательных) функций

zj = fj(x1, …, xn), j = 1,…, q;

2) устранения рисков сбоя из-за «состязания» сигналов;

3) согласования по нагрузочной способности, по числу входов;

4) обеспечения соблюдения ограничений по времени выполнения микрооперации.

Минимизация переключательных функций выполняется при небольшом числе входов КС графическим методом (с помощью диаграмм Вейча или карт Карно), основанным на тождественных преобразованиях логических выражений. При большой размерности задачи (n > 6, q > 4) минимизация переключательных функций осуществляется машинными методами, например, методом Квайна–Мак-Класки или его модификациями.

Совместная минимизация нескольких функций отличается тем, что на различных диаграммах отыскиваются конъюнктивные термы, входящие более чем в одну функцию.

Например, пусть задана система логических функций

. (3.6)

Этим функциям соответствуют диаграммы, приведенные на рис. 3.8.

Рис. 3.8. Диаграммы Вейча

Из рисунка следует, что заданные функции можно представить в форме

. (3.7)

Контерм x1x2x3 входит в обе функции, и для его реализации требуется только один ЛЭ. В результате схема (рис. 3.9, б), реализующая логические функции (3.7) содержит на один логический элемент меньше, чем схема (рис. 3.9, а), реализующая функции (3.6).

а) б)

Рис. 3.9. Схемы, реализующие логические функции (3.6) – а и (3.7) – б

Появление рисков сбоя связано с инерционностью ЛЭ, благодаря которой при изменении входных сигналов КС в ней начинается переходный процесс. Максимальная длительность переходного процесса определяется порядком КС, причем входные сигналы xi в момент их изменения имеют неопределенное значение (´), поэтому при переходном процессе выходные сигналы КС могут вырабатывать ложные сигналы (не соответствующие заданным переключательным функциям), длительность которых определяется разбросом временных задержек последовательно включенных ЛЭ. Явление неодновременного изменения выходных сигналов КС при одновременном изменении входных называется «состязанием» сигналов в схеме, которое является причиной появления рисков сбоя.

Риски сбоя разделяются на статические (последовательность исходного, промежуточного и итогового значения выходного сигнала имеет вид: 0, х, 0 или 1, х, 1) и динамические (последовательность исходного, промежуточного и итогового значений выходного сигнала имеет вид: 0, х, 1 или 1, х, 0).

Например, при

(3.8)

для функции Z1 будет иметь место статический риск сбоя, а для функции Z2 – динамический (табл. 3.3).

Промежуточные значения входных переменных (аргументов переключательных функций) обозначены следующим образом: D – передний фронт, Е – задний фронт сигнала.

Таблица 3.3

Таблица истинности для функций (3.8)

Переменная

Значение переменной

исходное

промежуточное

итоговое

х1

х2

х3

1

0

1

E

D

E

0

1

0

z1

z2

0

0

´

´

0

1

Статические риски сбоя могут быть выявлены путем определения значений выходных сигналов по законам алгебры логики при использовании трехзначного алфавита: М = 0, 1, ´. Динамические риски сбоя выявляются путем использования пятизначного алфавита: М = 0, 1, ´, D, E. В табл. 3.4 приведены основные логические операции в трехзначном и пятизначном алфавитах, причем число столбцов определяет значность алфавита.

Таблица 3.4

Логические операции в трех- и пятизначном алфавитах

f = aÚb

f = ab

f =

b

a

b

a

b

f

0

1

´

D

E

0

1

´

D

E

0

0

1

´

D

E

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

1

´

D

E

1

0

´

´

1

´

´

´

´

0

´

´

´

´

´

´

D

D

1

´

D

´

D

0

D

´

D

´

D

E

E

E

1

´

´

E

E

0

E

´

´

E

E

D

Моделирование схем в трех- и пятизначном алфавите называется асинхронныммоделированием и выполняется оно для выявления рисков сбоя при использовании информационной технологии.

Наиболее опасными для работоспособности цифровых устройств являются статические риски сбоя. Такие риски могут быть исключены введением дополнительных ЛЭ, устраняющих неопределенность. Такой ЛЭ может быть найден с помощью диаграммы Карно путем отыскания контерма, покрывающего соседние, не связанные контермы.

Например, переключательная функция

(3.9)

при непосредственной реализации имеет статический риск сбоя (1-´-1), так как при x1 = x2 = 1 выражение 3.9 принимает вид .

Этому случаю соответствует временная диаграмма (рис. 3.10, а). Эта ситуация называется статическим 1-риском.

Для двойственной к (3.9) функции получим выражение:

,

которое при x1 = x2 = 0 принимает вид .

Этому случаю соответствует временная диаграмма (рис. 3.10, b), которая иллюстрирует появление статического риска сбоя (0 -´- 0). Эта ситуация называется статическим 0-риском.

Рис. 3.10. Временные диаграммы, иллюстрирующие появление ложных сигналов в случае статических 1-риска (а) и 0-риска (b)

Введение контерма x1x2, {на диаграмме (рис. 3.11) он выделен прямоугольником} устраняет статический риск сбоя, в чем нетрудно убедиться. Результирующая переключательная функция имеет вид , откуда следует, что при x1 = x2 = 1 вход x3 не влияет на выходной сигнал КС.

В процессе перехода к реальной элементной базе проверяется соблюдение ограничений на число входов и на нагрузочную способность элементов.

Рис. 3.11. Диаграмма Вейча для функции (3.9)

При несоблюдении ограничений на число входов выполняется факторизация – вводятся промежуточные переменные, которые являются входами следующей ступени КС. При этом повышается порядок КС.

Например, пусть требуется реализовать КС

(3.10)

на ЛЭ типа ЗИ-НЕ. Преобразуем переключательную функцию следующим образом

Преобразование приводит к схеме (рис. 3.12) четвертого порядка.

Рис. 3.12. Схема реализации функции (3.10)

Согласование нагрузочной способности можно выполнить следующими способами:

1) заменой ЛЭ, для которого не соблюдается ограничение по коэффициенту разветвления, логическим элементом с повышенной нагрузочной способностью или подключением к выходу такого ЛЭ буферного усилителя с допустимым током нагрузки больше требуемого;

2) параллельным включением n однотипных ЛЭ с целью разветвления нагрузки (рис. 3.13);

3) при использовании ТТЛ-микросхем – применением микросхем с открытым коллектором при соответствующем расчете величины сопротивления коллекторного резистора. В этом случае могут применяться как ЛЭ-ОК, так и специальные передатчики (1102АП4-14, 155ЛП7, 155ЛА18, 155ЛЛ2 и др.).

Рис. 3.13. Разветвление нагрузки

Обеспечение соблюдения ограничений по времени выполнения микрооперации достигается следующими способами :

– выбором быстродействующих серий микросхем;

– преобразованием схемы с целью снижения ее порядка.

Например, КС, описываемая переключательной функцией

f(x) = x1[x2(x3 Ú x4)x3x4], (3.11)

имеет четвертый порядок (рис. 3.14). Преобразование ее в форму

f(x) = x1x2x3 Ú x1x2x4 Ú x1x3x4 Ú x4 (3.12)

приводит к схеме второго порядка (рис. 3.15), что позволяет снизить время tоп почти вдвое.

Рис. 3.14. Схема реализации функции (3.11)

Рис. 3.15. Схема реализации функции (3.12)